DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

15307517

Basic Patent (No, Kind, Date): CN 1090426 A 19940803 < No. of Patents: 043>

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB (JP)

Author (Inventor): ZHANG HONGYONG (JP); UOCHI HIDEKI (JP); TAKAYAMA

TORU (JP)

IPC: *H01L-021/02; H01L-021/324; H01L-021/70

CA Abstract No: *122(24)304599T; 125(24)314343F; 126(16)219538K

Language of Document: Chinese

Patent Family:

Patent No	Kind	Date A	pplic No Kind	Date		
CN 1090426	Α		CN 93121667	Α	19931204	(BASIC)
CN 1101167	Α	19950405	CN 94107606	Α		` '
CN 1152792	Α	19970625	CN 96114412	Α	19961101	
CN 1222752	Α	19990714	CN 98118382	Α	19980815	
CN 1258102	Α	20000628	CN 99120260	Α	19990924	
CN 1258104	Α	20000628	CN 99120259	Α	19990924	
CN 1285611	Α	20010228	CN 2000103833	3 A	20000228	
CN 1348199	Α	20020508	CN 2001133094	4 A	20010913	
CN 1052570	В	20000517	CN 93121667	Α	19931204	
CN 1058584	В	20001115	CN 94107606	Α	19940526	
CN 1091943	В	20021002	CN 96114412	Α	19961101	
JP 6267989	A2	19940922	JP 9379006	Α	19930312	
JP 7045519	A2	19950214	JP 93204775	Α	19930727	
JP 7074365	A2	19950317	JP 94131413	Α	19940520	
JP 7183538	A2	19950721	JP 93347643	Α	19931224	
JP 7226373	A2	19950822	JP 93329760	Α	19931201	
JP 7231100	A2	19950829	JP 94335043	Α	19941219	
JP 11097353	A2	19990409	JP 98204533	Α	19941219	
JP 2000306836		20001102	JP 2000108110	Α	20000101	
JP 2001053006	A2	20010223	JP 2000209007	Α	20000101	
JP 2791635	B2	19980827	JP 93347643	Α	19931224	
JP 2852853	B2	19990203	JP 93204775	Α	19930727	
JP 2873669	B2	19990324	JP 94335043	Α	19941219	
JP 3241515	B2	20011225	JP 93329760	Α	19931201	
JP 3241667	B2	20011225	JP 98204533	Α	19941219	
JP 3359691	B2	20021224	JP 9379006	Α	19930312	
KR 180573	B 1		KR 9411756	Α	19940526	
KR 186746	B 1		KR 9826711	Α	19980703	
KR 9704450	B1	19970327	KR 9326648	Α	19931204	
US 5403762	Α	19950404	US 266712	Α	19940628	
US 5403772	Α	19950404	US 160908	Α	19931203	
US 5563426	Α	19961008	US 341106	Α	19941118	
US 5572046	Α	19961105	US 365744	Α	19941229	,
US 5604360	Α	19970218	US 248220	Α	19940524	
US 5888857	Α	19990330	US 661013	Α	19960610	
US 6140165	Α	20001031	US 709111	Α	19960906	

US 20020037609	AA	20020328	US 993492	Α	20011127		
US 20020163043	AA	20021107	US 180015	Α	20020627		
US 20030036222	AA	20030220	US 254546	Α	20020926		
US 6323071	BA	20011127	US 233146	Α	19990119		
US 6338991	BA	20020115	US 439997	Α	19991115		
US 6413805	BA	20020702	US 670122	Α	19960625		
US 6479331	BA	20021112	US 688229	Α	19960729		
prity Data (No Kind Data).							

Priority Data (No,Kind,Date):

JP 92350545 A 19921204

JP 93298944 A 19931104

JP 93204775 A 19930727

JP 93147001 A 19930526

CN 98118382 A 19980815

JP 9379006 A 19930312

JP 94131413 A 19940520

JP 93347643 A 19931224

JP 93329760 A 19931201

JP 94335043 A 19941219

JP 93347641 A 19931224

JP 98204533 A 19941219

KR 944945 A3 19940312

JP 93186891 A 19930630

US 341106 A 19941118

US 160908 A3 19931203

US 365744 A 19941229

US 266712 A3 19940628

US 248220 A 19940524

US 160908 A2 19931203 US 661013 A 19960610

US 341106 A3 19941118

US 709111 A 19960906

US 208880 B1 19940311

US 993492 A 20011127

US 439997 A3 19991115

US 233146 A3 19990119

US 661013 A3 19960610

US 180015 A 20020627

US 670122 A3 19960625

US 208880 B3 19940311

US 254546 A 20020926

US 688229 A3 19960729

US 365743 B1 19941229

US 233146 A 19990119

US 661013 A1 19960610

US 439997 A 19991115

US 670122 A 19960625

US 688229 A 19960729

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04596089 **Image available**

METHOD OF MANUFACTURING THIN FILM TRANSISTOR

PUB. NO.:

06-267989 [JP 6267989 A]

PUBLISHED:

September 22, 1994 (19940922)

INVENTOR(s): CHIYOU KOUYUU

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company APPL. NO.:

or Corporation), JP (Japan)

FILED:

05-079006 [JP 9379006] March 12, 1993 (19930312)

INTL CLASS:

[5] H01L-021/336; H01L-029/784; H01L-021/20

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS): R100

(ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1647, Vol. 18, No. 673, Pg. 31,

December 19, 1994 (19941219)

ABSTRACT

PURPOSE: To improve the throughput with maintained mass-productivity by a method wherein a catalyst element with a specific concentration is introduced into amorphous silicon reduce the crystallization to temperature, and the activation temperature of the doping impurities is reduced with the catalyst element introduced into the silicon film.

CONSTITUTION: At first, a ground film 11 of oxide silicon is formed on a substrate 10, and a genuine amorphous silicon film 12 is deposited and an oxide silicon film 13 is deposited on it. After the oxide silicon film 12 is annealed in a nitrogen atmosphere, it is patterned to form an island-shaped silicon region 14, then, a silicon film is deposited, the silicon film is patterned to form a gate electrode 16. Then, impurities are implanted into the silicon region with the gate electrode as a mask. After that, the annealing is performed in the nitrogen gas to activate the impurities. Then, a contact hole is formed to form a wiring 19a, 19b for the TFT electrode.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-267989

(43)公開日 平成6年(1994)9月22日


	21/336 29/784	識別記号	庁内整理番号	FΙ				技術表示箇	捬
	21/20		8122-4M 9056-4M	H01L	29/ 78 3 1		1 Y		
				審査請求	未請求	請求項の数 5	FD	(全 5	頁)
(21)出願番号		特顯平5-79006		(71)出願人	0001538	378 生半導体 エネル =	ギー研究	克所	
(22)出願日		平成5年(1993)3	月12日 ·	(72)発明者	張 宏 神奈川!	県厚木市長谷398 勇 県厚木市長谷398 ネルギー研究所P	番地	株式会社	半
				(72)発明者		敵 県厚木市長谷398 ネルギー研究所F		株式会社	半
		·		(72)発明者		呆彦 県厚木市長谷 39 8 ネルギー研究所P		株式会社	¥

(54)【発明の名称】 薄膜トランジスタの作製方法

(57)【要約】

【目的】 量産性に優れた結晶性シリコンの活性層を有する薄膜トランジスタ (TFT) および、そのようなTFTを安価に製造する方法を提供する。

【構成】 アモルファスシリコン膜に触媒元素をイオン注入等の手段で不純物領域に導入し、これをガラス基板の歪み温度以下の温度で結晶化させ、さらに、ゲイト絶縁膜、ゲイト電極を形成し、自己整合的に不純物を注入した後、基板の歪み温度よりも低い温度でアニールしてドーピング不純物の活性化をおこなう。



2

【特許請求の範囲】

【請求項1】 基板上にアモルファスシリコン膜を形成 する第1の工程と、

前記アモルファスシリコン膜に $1 \times 10^{17} \, \text{cm}^{-3}$ または それ以上の濃度の触媒元素を導入する第2の工程と、 前記アモルファスシリコン膜を熱アニールすることによ って結晶化させる第3の工程と、

前記シリコン膜上にゲイト電極を形成する第4の工程

前記ゲイト電極をマスクとして、前記シリコン膜中にド ーピング不純物を導入する第5の工程と、

前記シリコン膜を熱アニールすることによって、導入さ れた不純物の活性化をおこなう第6の工程とを有するこ とを特徴とする薄膜トランジスタの作製方法。

【請求項2】 請求項1において、触媒元素は、ニッケ ル、鉄、コバルト、白金の少なくとも1つであることを 特徴とする薄膜トランジスタの作製方法。

【請求項3】 基板上にアモルファスシリコン膜を形成 する第1の工程と、

前記アモルファスシリコン膜に 1×10^{17} c m⁻³または 20 それ以上の濃度の触媒元素を導入する第2の工程と、

前記アモルファスシリコン膜上にゲイト電極を形成する 第3の工程と、

前記ゲイト電極をマスクとして、前記シリコン膜中にド ーピング不純物を導入する第4の工程と、

前記シリコン膜を熱アニールすることによって、導入さ れた不純物の活性化をおこなう第5の工程とを有するこ とを特徴とする薄膜トランジスタの作製方法。

【請求項4】 基板上にアモルファスシリコン膜を形成 する第1の工程と、

前記アモルファスシリコン膜に触媒元素を電気的に加速 して意図的に導入する第2の工程と、

前記アモルファスシリコン膜上にゲイト電極を形成する 第3の工程と、

前記ゲイト電極をマスクとして、前記シリコン膜中にド ーピング不純物を導入する第4の工程と、

前記シリコン膜を熱アニールすることによって、導入さ れた不純物の活性化をおこなう第5の工程とを有するこ とを特徴とする薄膜トランジスタの作製方法。

【請求項5】 請求項4において、得られたシリコン膜 40 性のために量産実用化の目処がついていない。 中に含まれるニッケルの濃度を2次イオン質量分析法に よって分析された最低値が1×10¹⁷cm⁻³またはそれ 以上であることとを特徴とする薄膜トランジスタの作製 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T FT)およびその作製方法に関するものである。本発明 によって作製される薄膜トランジスタは、ガラス等の絶

も形成される。特に本発明は、熱アニールによる結晶 化、活性化を経て作製される薄膜トランジスタに関す る。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層 (活性領域ともいう) を有する絶縁ゲイト型の半導体装 置の研究がなされている。特に、薄膜状の絶縁ゲイトト ランジスタ、いわゆる薄膜トランジスタ (TFT) が熱 心に研究されている。これらは、透明な絶縁基板上に形 10 成され、マトリクス構造を有する液晶等の表示装置にお いて、各画素の制御用に利用することや駆動回路に利用 することが目的であり、利用する半導体の材料・結晶状 態によって、アモルファスシリコンTFTや結晶性シリ コンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移 動度は小さく、したがって、高速動作が要求されるTF Tには利用できない。また、アモルファスシリコンで は、P型の電界移動度は著しく小さいので、Pチャネル 型のTFT(PMOSのTFT)を作製することができ ず、したがって、Nチャネル型TFT(NMOSのTF T) と組み合わせて、相補型のMOS回路(CMOS) を形成することができない。

【0004】一方、結晶半導体は、アモルファス半導体 よりも電界移動度が大きく、したがって、高速動作が可 能である。結晶性シリコンでは、NMOSのTFTだけ でなく、PMOSのTFTも同様に得られるのでCMO S回路を形成することが可能で、例えば、アクティブマ トリクス方式の液晶表示装置においては、アクティブマ トリクス部分のみならず、周辺回路(ドライバー等)を 30 もCMOSの結晶性TFTで構成する、いわゆるモノリ シック構造を有するものが知られている。このような理 由から、最近は結晶性シリコンを使用したTFTの研究 開発が盛んである。

[0005]

【発明が解決しようとする課題】結晶性シリコンを得る 方法の1つとして、レーザーもしくはそれと同等な強光 を照射することによってアモルファスシリコンを結晶化 させる方法が挙げられるが、レーザーの出力の不安定性 や極めて短時間のプロセスであることに由来する不安定

【0006】現在、実用的に採用できると考えられる方 法は、熱によってアモルファスシリコンを結晶化させる 方法である。この方法では、バッチ間のばらつきが少な い結晶シリコンを得ることができる。しかし、問題がな いわけではない。

【0007】通常、結晶性シリコンを得るには600℃ 程度の温度での長時間のアニールか、もしくは1000 ℃以上の高温でのアニールが必要であった。後者の方法 を採用すれば選択できる基板が石英に限られ、基板コス 縁基板上、単結晶シリコン等の半導体基板上、いずれに 50 トが非常に高くなった。前者の方法では基板選択の余地

は拡がるが、なおかつ、熱アニールの際の基板の収縮等 が問題となり、マスク合わせ失敗等による歩留り低下が 指摘され、より低温での処理が求められている。具体的 には、基板として用いられる各種無アルカリガラスの歪 み温度以下(好ましくはガラスの歪み温度より50℃以 上低い温度)でおこなうことが望まれている。本発明は このような困難な課題に対して解答を与えんとするもの である。本発明は、量産性を維持しつつ、上記の問題点 を解決することを課題とする。

[0008]

【課題を解決するための手段】本発明者の研究の結果、 実質的にアモルファス状態のシリコン被膜に微量の触媒 材料を添加することによって結晶化を促進させ、結晶化 温度を低下させ、結晶化時間を短縮できることが明らか になった。触媒材料としては、ニッケル(Ni)、鉄 (Fe)、コパルト(Co)、白金(Pt)の単体、も しくはそれらの珪化物等の化合物が適している。具体的 には、イオン注入法等の方法によってアモルファスシリ コン膜中にこれらの触媒元素を導入し、その後、これを ルすることによって結晶化させることができる。

【0009】当然のことであるが、アニール温度が高い ほど結晶化時間は短いという関係がある。また、ニッケ ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度 が低く、結晶化時間が短いという関係がある。本発明人 の研究では、結晶化を進行させるには、これらのうちの 少なくとも1つの元素の濃度が 10^{17} c m⁻³またはそれ 以上、好ましくは 5×10^{18} c m⁻³以上存在することが 必要であることがわかった。

【0010】一方、上記触媒材料はいずれもシリコンに 30とっては好ましくない材料であるので、できるだけその 濃度が低いことが望まれる。本発明人の研究では、これ らの触媒材料の濃度は合計して10²⁰cm⁻³を越えない ことが望まれる。

【0011】本発明人は、この触媒元素の効果に着目 し、これを利用することによって上記の問題を解決でき ることを見出した。すなわち、本発明においては、これ らの触媒元素をアモルファスシリコン中に導入すること によって、結晶化温度を低下させ、また、シリコン膜中 に導入された触媒元素によって、ドーピング不純物の活 性化(再結晶化)の温度を低下させる。特に本発明人の 研究によれば、イオン注入法やイオンドーピング法によ って最初から均等に触媒元素が分布している場合には、 極めて結晶化が進行しやすかった。典型的には550℃ 以下の温度で十分に結晶化、活性化が可能であり、ま た、アニール時間も8時間以内、典型的には4時間以内 で十分であることがわかった。

【0012】また、従来の熱アニールによる結晶化では 1000Å以下のシリコン膜を結晶化させることは困難 であったが、本発明では極めて容易に、しかも、より低 50 【0017】その後、窒素雰囲気中、500℃で4時間

い温度、より短時間に結晶化させることができた。 10 00 A以下、特に500 A以下の薄い活性領域のTFT は特性が優れるだけでなく、段差が小さいためにゲイト 絶縁膜やゲイト電極の段差部での不良が少なく、歩留り が高いという利点を有していた。しかしながら、従来は 結晶化が困難であるという理由によって、レーザーアニ ールによる結晶化以外には作製する方法がなかった。本 発明は、それまでレーザーアニールによって独占されて いた技術領域を熱アニールによって実施でき、また、上 10 記理由による歩留りを向上できるという意味でも画期的 なものである。以下に実施例を用いて、より詳細に本発 明を説明する。

[0013]

【実施例】

〔実施例1〕 図1に本実施例の作製工程の断面図を示 す。まず、基板(コーニング7059)10上にスパッ タリング法によって厚さ2000Aの酸化珪素の下地膜 11を形成した。さらに、プラズマCVD法によって、 厚さ500~1500Å、例えば1500Åの真性 (I 適当な温度、典型的には580℃以下の温度で熱アニー 20 型)のアモルファスシリコン膜12を、その上にスパッ タリング法によって厚さ200Aの酸化珪素膜13を堆 積した。そして、このシリコン膜にイオン注入法によっ て、ニッケルイオンを注入した。ドーズ量は 2×10^{13} $\sim 2 \times 10^{14} \,\mathrm{cm}^{-2}$ 、例えば $5 \times 10^{13} \,\mathrm{cm}^{-2}$ とした。 この結果、アモルファスシリコン膜12のニッケルの濃 度は、 5×10^{18} c m⁻³程度になった。(図1(A)) 【0014】そして、このアモルファスシリコン膜を窒 素雰囲気中、550℃、4時間アニールして結晶化させ た。アニール後、シリコン膜をパターニングして、島状 シリコン領域14を形成し、さらに、スパッタリング法 によって厚さ1000Åの酸化珪素膜15をゲイト絶縁 膜として堆積した。スパッタリングには、ターゲットと して酸化珪素を用い、スパッタリング時の基板温度は2 00~400℃、例えば250℃、スパッタリング雰囲 気は酸素とアルゴンで、アルゴン/酸素= $0\sim0.5$ 、 例えば0.1以下とした。

> 【0015】引き続いて、滅圧CVD法によって、厚さ 3000~8000Å、例えば6000Åのシリコン膜 (0.1~2%の燐を含む)を堆積した。なお、この酸 40 化珪素とシリコン膜の成膜工程は連続的におこなうこと が望ましい。そして、シリコン膜をパターニングして、 ゲイト電極16を形成した。(図1(B))

【0016】次に、プラズマドーピング法によって、シ リコン領域にゲイト電極をマスクとして不純物 (燐) を 注入した。ドーピングガスとして、フォスフィン(PH 3) を用い、加速電圧を60~90kV、例えば80k Vとした。ドーズ量は $1 \times 10^{15} \sim 8 \times 10^{15} \text{ c m}^{-2}$ 、 例えば、 2×10^{15} c m⁻²とした。この結果、N型の不 純物領域17a、17bが形成された。(図1 (C))



アニールすることによって、不純物を活性化させた。こ の活性化の温度は先の結晶化の温度よりも低いことが望 ましい。これは基板の収縮を極力少なくするためであ る。このとき、シリコン膜中にはニッケルが分布してい るので、低温のアニールにも関わらず再結晶化が容易に 進行した。こうして不純物領域17a、17bを活性化 した。

【0018】続いて、厚さ6000Aの酸化珪素膜18 を層間絶縁物としてプラズマCVD法によって形成し、 これにコンタクトホールを形成して、金属材料、例え ば、窒化チタンとアルミニウムの多層膜によってTFT のソース領域、ドレイン領域の電極・配線19a、19 bを形成した。最後に、1気圧の水素雰囲気で350 ℃、30分のアニールをおこなった。以上の工程によっ て薄膜トランジスタが完成した。(図1(D)) 得られたTFTの活性領域および不純物領域のニッケル の濃度を2次イオン質量分析(SIMS)法によって分 析したところ、いずれも $1 \times 10^{18} \sim 5 \times 10^{18} c m^{-3}$ のニッケルが確認された。

の断面図を示す。まず、基板 (コーニング7059) 2 0上にスパッタリング法によって厚さ2000Aの酸化 珪素の下地膜21を形成した。さらに、ブラズマCVD 法によって、厚さ500~1500A、例えば500A の真性(I型)のアモルファスシリコン膜22、スパッ タリング法によって厚さ200点の酸化珪素膜23を堆 積した。そして、このシリコン膜にイオン注入法によっ て、ニッケルイオンを注入した。ドーズ量は 2×10^{13} $\sim 2 \times 10^{14} \,\mathrm{c}\,\mathrm{m}^{-2}$ 、例えば $1 \times 10^{14} \,\mathrm{c}\,\mathrm{m}^{-2}$ とした。 この結果、アモルファスシリコン膜12のニッケルの濃 度は、 $1 \times 10^{19} \, \text{cm}^{-3}$ 程度になった。(図 2 (A)) 【0020】さらに、テトラ・エトキシ・シラン (Si (OC₂ H₅)₄、TEOS)と酸素を原料として、ブ ラズマCVD法によって結晶シリコンTFTのゲイト絶 縁膜として、厚さ1000Aの酸化珪素25を形成し た。原料には、上記ガスに加えて、トリクロロエチレン (C2 HC13) を用いた。成膜前にチャンバーに酸素 を400SCCM流し、基板温度300℃、全圧5P a、RFパワー150Wでプラズマを発生させ、この状 態を10分保った。その後、チャンバーに酸素3005 を2SCCMを導入して、酸化珪素膜の成膜をおこなっ た。基板温度、RFパワー、全圧は、それぞれ300 ℃、75W、5Paであった。成膜完了後、チャンバー に100Torrの水素を導入し、350℃で35分の 水素アニールをおこなった。

【0021】引き続いて、スパッタリング法によって、 厚さ3000~8000A、例えば6000Aのタンタ ル膜を堆積した。タンタルの代わりにチタンやタングス

化に耐えられるだけの耐熱性が必要である。なお、この 酸化珪素25とタンタル膜の成膜工程は連続的におこな うことが望ましい。そして、タンタル膜をパターニング して、TFTのゲイト電極26を形成した。さらに、こ のタンタル配線の表面を陽極酸化して、表面に酸化物層 27を形成した。陽極酸化は、酒石酸の1~5%エチレ ングリコール溶液中でおこなった。得られた酸化物層の 厚さは2000Åであった。(図2(B))

6

【0022】次に、ブラズマドーピング法によって、ア 10 モルファスシリコン領域にゲイト電極をマスクとして不 純物(燐)を注入した。ドーピングガスとして、フォス フィン(PH3)を用い、加速電圧を80kVとした。 ドーズ量は $2 \times 10^{15} \, \text{cm}^{-2}$ とした。この結果、N型の 不純物領域28a、28bが形成された。このとき、陽 極酸化物のために、ゲイト電極26と不純物領域28と はオフセット状態となっている。(図2 (C))

【0023】その後、窒素雰囲気中、500℃で4時間 アニールすることによって、アモルファスシリコン膜の 結晶化および不純物の活性化をおこなった。このとき、 【0019】 [実施例2] 図2に本実施例の作製工程 20 N型不純物領域28aおよび28b、および活性領域 (ゲイト下の半導体領域) にはニッケルイオンが注入さ れているので、このアニールによって結晶化、活性化が 容易に進行した。

> 【0024】続いて、層間絶縁物として厚さ2000Å の酸化珪素膜29をTEOSを原料とするプラズマCV D法によって形成し、これにコンタクトホールを形成し て、金属材料、例えば、窒化チタンとアルミニウムの多 層膜によってソース、ドレイン電極・配線30a、30 bを形成した。以上の工程によって半導体回路が完成し 30 た。(図2(D))

【0025】作製された薄膜トランジスタの電界効果移 動度は、ゲイト電圧10Vで70~100cm2 /V s、しきい値は2. $5\sim4$. 0 V、ゲイトに-2 0 V の電圧を印加したときのリーク電流は10⁻¹³ A以下であ った。

[0026]

【発明の効果】本発明は、例えば、500~550℃と いうような低温、かつ、4時間という短時間でアモルフ ァスシリコン膜の結晶化およびシリコン中のドーピング 40 不純物の活性化をおこなうことによって、スループット を向上させることができる。加えて、従来、600℃以 上のブロセスを採用した場合にはガラス基板の縮みが歩 留り低下の原因として問題となっていたが、本発明を利 用することによってそのような問題点は一気に解消でき た。

【0027】このことは、大面積の基板を一度に処理で きることを意味するものである。すなわち、大面積基板 を処理することによって、1枚の基板から多くの半導体 回路(マトリクス回路等)を切りだすことによって単価 テン、モリプテン、シリコンでもよい。但し、後の活性 50 を大幅に低下させることができる。これを液晶ディスプ レーに応用した場合には、量産性の向上と特性の改善が 図られる。このように本発明は工業上有益な発明であ る。

【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。


【図2】 実施例2の作製工程断面図を示す。

【符号の説明】

10・・・基板

11・・・下地絶縁膜(酸化珪素)

【図1】



12・・・アモルファスシリコン膜

13・・・酸化珪素膜

14・・・島状シリコン領域

15・・・ゲイト絶縁膜(酸化珪素)

16・・・ゲイト電極 (燐ドープされたシリコン)

17・・・ソース、ドレイン領域

18・・・層間絶縁物

19・・・金属配線・電極(窒化チタン/アルミニウ

4)

【図2】

